Nuovo PSpice per TI aiuta a velocizzare il time to market con simulazione e verifica dei circuiti a livello di sistema

  TI facilita la selezione, la valutazione e la verifica dei componenti per i nuovi progetti con il nuovo tool di simulazione e analisi di Cadence. Texas Instruments ha annunciato oggi una nuova versione personalizzata del simulatore PSpice® di Cadence Design Systems Inc. che permette agli ingegneri di simulare complessi circuiti analogici con analisi illimitata dei prodotti di potenza e della catena di segnale di TI. PSpice per TI offre una simulazione completa dei circuiti con una libreria in continua espansione composta da oltre 5.700 modelli di circuiti integrati analogici…

Cadence ottiene la certificazione del proprio flusso EDA per le tecnologie di processo N6 e N5 di TSMC

   Le società collaborano per accelerare l’innovazione elettronica mobile e hyperscale.  Tool di progettazione e di signoff per IC digitali e custom/analogici Cadence ottengono la più recente certificazione DRM e SPICE per le tecnologie di processo N6 e N5 di TSMC Il flusso digitale integrato Cadence offre caratteristiche potenziate di ottimizzazione fisica e chiusura di signoff e di timing certificate per le piattaforme strategiche HPC e mobili di TSMC Cadence Design Systems ha annunciato che le proprie tool suite di progettazione e di signoff per IC digitali e custom/analogici hanno…

Ambarella adotta il solver Cadence Clarity 3D per lo sviluppo del processore AI Vision

  Ambarella riduce il ciclo di progettazione grazie al solver Clarity 3D per analisi 3D veloci e accurate. Cadence Design Systems ha annunciato che Ambarella, Inc. ha adottato il solver Cadence Clarity 3D per la progettazione dei propri processori di visione dotati di Intelligenza Artificiale (AI) di nuova generazione. I prodotti Ambarella sono utilizzati in un’ampia gamma di applicazioni di human e computer vision, tra cui sistemi di sicurezza video, sistemi avanzati di assistenza alla guida (ADAS), specchietti elettronici retrovisori e laterali per veicoli, registratori di marcia, dispositivi di monitoraggio…

Cadence ottimizza la Digital Full Flow e la Verification Suite per  dispositivi mobili basati su CPU Arm Cortex-A78 e Cortex-X1

  Cadence offre un flusso digitale completo per ottimizzare la soluzione PPA più all’avanguardia rivolta alle CPU Arm Cortex-A78 e Cortex-X1 La Verification Suite Cadence e i suoi engine migliorano il throughput di verifica per i progetti basati su CPU Arm Cortex-A78 e Cortex-X1  Cadence Design Systems ha annunciato oggi di aver ampliato la storica collaborazione con Arm per la promozione dello sviluppo di dispositivi mobili basati su CPU Arm Cortex-A78 e Cortex-X1. Per favorire l’adozione della tecnologia Cortex-A78 e Cortex-X1, Cadence ha messo a punto un completo Rapid Adoption…

Cadence amplia il portafoglio di IP con SerDes PAM4 Long-Reach 56G su processi TSMC N7 e N6

IP SerDes multi-rate basato su DSP ottimizzato PPA per la progettazione di SoC 5G e AI/ML di prossima generazione.  Cadence Design Systems ha annunciato la disponibilità di una nuova IP SerDes Long-Reach 56G su tecnologie di processo N7 e N6 di TSMC. L’hyperscale computing continua a rappresentare l’elemento di spinta principale per i SerDes ad altissima velocità e i 112G/56G sono un traguardo chiave per data center cloud e applicazioni su rete ottica. La connettività 56G è particolarmente importante per l’implementazione dell’infrastruttura 5G, sia in banda base che in sistemi…

Cadence offre 10 nuove soluzioni IP di verifica rivolte alle applicazioni automotive, mobile e hyperscale data center

Gli ultimi potenziamenti al portafoglio offrono un throughput di verifica migliorato per garantire che SoC e microcontrollori rispettino gli standard del settore. Cadence Design Systems ha annunciato oggi la disponibilità di 10 nuove soluzioni IP di verifica (VIP) che consentono agli ingegneri di controllare in modo rapido ed efficace l’allineamento dei propri progetti alle specifiche dei protocolli standard più recenti. L’ampliamento del portafoglio VIP Cadence supporta i clienti che sviluppano SoC e microcontrollori per applicazioni automotive, hyperscale data center e mobile, compresi quelli con CXL, HBM3, TileLink e MIPI® CSI…

Il flusso digitale Cadence ottimizzato per offrire una produttività fino a 3 volte superiore

  Flusso collaudato e migliorato con motori di piazzamento e ottimizzazione fisica unificati utilizzati per completare centinaia di tapeout a nodi avanzati da 16 nm a meno di 5 nm Il primo motore di ottimizzazione fisica unificato dotato di funzionalità ML che offre prestazioni PPA migliorate fino al 20% rispetto al flusso precedente Esclusivamente flussi digitali completi con temporizzazione integrata e motori di signoff voltage-drop (drop IR) che forniscono agli utenti una convergenza di signoff senza precedenti Cadence Design ha annunciato oggi che la nuova versione del flusso digitale completo…

Cadence collabora con STMicroelectronics nei settori networking, cloud e data center

STMicroelectronics ha effettuato il tape-out del SoC SerDes 56G-VSR e ha scelto Cadence come partner IP preferito per il nuovo SerDes long-reach a 112G.  Cadence Design Systems ha annunciato di aver collaborato con STMicroelectronics al tape-out di un SerDes 56G VSR (very short-reach) da 7 nm per un system on chip (SoC) destinato ai mercati networking, cloud e data center. Per il SerDes 56G-VSR, Cadence ha messo a disposizione l’architettura IP critica, alcuni blocchi secondari IP e il relativo supporto di progettazione, beneficiando degli investimenti effettuati nella tecnologia SerDes PAM4…

L’IP Tensilica HiFi di Cadence accelera la diffusione della AI con il supporto per TensorFlow Lite for MCU

Il software ottimizzato consente di realizzare reti neurali a bassa potenza per applicazioni avanzate di tipo audio, vocali e di rilevamento. Cadence Design Systems ha annunciato oggi che il software per i DSP (digital signal processors) HiFi Cadence Tensilica è stato ottimizzato per eseguire in modo efficiente TensorFlow Lite for Microcontrollers, facente parte della piattaforma open source end-to-end TensorFlow per l’apprendimento automatico (ML) di Google. La disponibilità di funzioni ML edge-based eseguite su core a bassissima potenza supporta la crescente domanda di intelligenza pervasiva in applicazioni avanzate di tipo audio,…

Cadence annuncia la prima IP di verifica per PHY del settore in grado di coprire protocolli multipli

La nuova PHY VIP consente una verifica completa e rapida del livello fisico per protocolli complessi quali PCIe 5.0, USB3/4, DDR5, LPDDR5, HBM e MIPI CSI-2 e DSI 2.0  Cadence Design Systems annuncia la disponibilità della prima Verification IP (VIP) per PHY (physical layer). La VIP per PHY di Cadence copre protocolli differenti e consente ai clienti di testare e ottimizzare accuratamente i loro circuiti PHY, accelerando lo sviluppo dei progetti per applicazioni relative a data center, intelligenza artificiale (AI), machine learning (ML) e dispositivi mobili. La Verification IP per…